关于基准电路结构的选用？！

yeeyoor · 发表于 2015-1-26 13:56:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 yeeyoor 于 2015-1-26 13:58 编辑

请问下面3种结构有些什么区别？原理我都明白，但分别什么情况下用该种结构？尤其是第一种。如何比较他们的优劣。

，

yeeyoor · 发表于 2015-1-26 14:00:01

自己顶个先

jjw · 发表于 2015-2-16 09:40:07

简单说下,仅起抛砖引玉的作用.(1)第1.2种,需要的工艺步骤比第三种多一些,因为NPN collector不是接电源的，所以即使在N substrate 工艺下也做不出，需要bicmos工艺（N+burrier,double well）才可以，优点是PSRR比较高，drive capability比较大，缺点是需要特殊工艺支持，成本比较高；
(2)第2种也需要特殊工艺支持，我个人很少用过这种结构，但是从直觉上将这种结构输出精度，面积效率会比第三种高，其他性能如PSRR应该和第三种相当，但比第一种差一些；
（3)第三种是利用最常见psubstrate工艺做的VPNPBJT，成本最低。但由于这种BJTcollector必须接地，而且模型精度一般没有专门的Bicoms高，所以这种结构的精度，PSRR-一般没有1，2高，尤其在SoC设计中要精心保护，避免基准输出受到衬底噪声干扰出现抖动。但这种结构最大的优点就是成本低，和成熟的CMOS工艺兼容，不需要额外的工艺步骤，在一般大多数应用中已经足够，所以这种结构最常见。

yeeyoor · 发表于 2015-3-8 18:42:01

回复 3# jjw

领教了，分析的很好

[求助] 关于基准电路结构的选用？！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2