在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4458|回复: 9

[求助] 带隙基准的上电波形问题

[复制链接]
发表于 2016-9-12 16:51:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
附图为设计的带隙基准源的VDD上电波形,请问这种尖峰一般该如何改善?谢谢!
微信截图_20160912165245.png
发表于 2016-9-12 18:45:54 | 显示全部楼层
上电速度多少啊?
这个过冲与你启动电路有点关系
可以考虑电容滤波
 楼主| 发表于 2016-9-13 08:32:57 | 显示全部楼层
回复 2# demon0821

step是0.01ns,电源阶跃也是0.01ns,电源电压是3.3V
发表于 2016-9-13 09:34:37 | 显示全部楼层
启动电路的bias电流小一点,MOS管L大一些就可以了。
发表于 2016-9-13 10:05:50 | 显示全部楼层
同意楼上观点。。。
发表于 2016-9-13 15:03:20 | 显示全部楼层
接R + C 也有效
发表于 2016-9-13 16:26:29 | 显示全部楼层
楼上给出了解决问题的办法
设计电路,需要考虑功耗的
所以这种不必要的地方,尽量分配电流小一点
发表于 2016-9-13 20:53:02 | 显示全部楼层
片内不可能有这么快的上电速度,你可是试试1us上电,应该不是问题。
 楼主| 发表于 2016-9-14 08:42:07 | 显示全部楼层
回复 4# bright_pan

现在大概是这样
bias.png
发表于 2016-9-16 14:32:07 | 显示全部楼层
bandgap怎么可能这么快,应该us到ms级别吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:19 , Processed in 0.023542 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表