设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx viterbi时序图

发新帖

查看: 2898|回复: 1

[讨论] xilinx viterbi时序图

发表于 2015-1-24 15:15:38 | 显示全部楼层 |阅读模式

2资产

xilinx viterbi译码器IP核，译码后数据总是有8个数据没有输出，求解时序图。datasheet的时序图太粗糙了

相关帖子

回复

云淡风轻_nuc

发表于 2015-9-22 11:00:11 | 显示全部楼层

怎么看不见你的图？你的问题最后解决了没？

EETOP创芯人才网职位发布入口

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-22 21:53 , Processed in 0.026892 second(s), 22 queries , Gzip On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表