请问模拟集成中的译码器如何搭建？需要4-16或者8-256的

小猫做电路 · 发表于 2015-4-1 23:08:16

您需要登录才可以下载或查看，没有账号？注册

x

市面上最常见的都是3-8译码器，是需要在cadence里自己用管子搭吗，然后画版图？还是有可以调用的模块？谢谢~！

gaozhiqiang · 发表于 2015-4-2 08:30:05

可以上cadence自带的库里找一找，没有的话，只能自己搭了

hszgl · 发表于 2015-4-2 11:23:46

自己搭吧，2-4，3-8都不是很复杂。

小猫做电路 · 发表于 2015-4-3 09:02:00

回复 3# hszgl

恐怕需要8-256的，是不是太大了点

crystalzhn · 发表于 2015-4-3 15:12:50

很简单，四输入与和两输入与就可以实现

sh_nouvell · 发表于 2015-4-3 15:32:37

看你干嘛，仿真的话直接veriloga写一个就行了，甚至直接用label

hszgl · 发表于 2015-4-3 16:28:19

回复 4# 小猫做电路

也不复杂，做几个基本单元然后重复几遍连线就可以了。但是手动画逻辑电路，连线和做lvs要特别小心。

huxuan · 发表于 2024-5-28 09:46:36

自己搭吧，看看书

[求助] 请问模拟集成中的译码器如何搭建？需要4-16或者8-256的