FPGA PLL锁定谐波？

eqgyzgs · 发表于 2014-12-20 17:07:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

问题是这样，芯片是Stratix II，输入是300块的那种TCXO，具体参数不太清楚，频率是10M，但是使用PLL倍频至62M的时候发现输出的时钟是124M的，如果换用2000块的10M的TCXO，相同程序就能正常工作。这样来看，是不是使用便宜的晶振时PLL锁定到了二次谐波上？这会不会是电路硬件中PLL供电这块没有处理好的缘故？大伙对FPGA的PLL电源和布线这块有什么经验能分享一下吗

lywzx · 发表于 2014-12-21 12:03:00

FPGA中PLL本身出问题的可能性比较小。我猜一定是你打开的方式不对

418478935 · 发表于 2014-12-21 14:52:33

土豪你好，

越野 · 发表于 2014-12-21 22:18:14

看看来

[讨论] FPGA PLL锁定谐波？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2