陈版主每日一题关于第51题的疑问

522526tl

问题如下：Why double width (multiple vias) and double spacing are used related to clock?
为什么时钟走线使用double width和double space？
给出的答案是：

CLock Net是主要的干扰源，增加他与其他Signal Net的Space可以减少因为耦合引起的Cross talk。 Double Width，(multiple vias)减小了电阻---》减小Delay。提高EM能力，提高可靠性。 有三个小问题 (1) 问题中的double space指的是clock net和clock net之间的space还是 clock net和所有的net之间的space (2) 为什么double width 之后 delay减小呢，double width之后 net的R减小了，但是net的C增大了，delay=R*C； double width之后 R减小两倍， C增大两倍 理论上应该delay不变啊 (3) 这个double width和double space在Encounter中的哪里设置或者在文件中对应的命令是什么呢

siryi

1.所有的net

siryi

1.所有的net  2.这个你应该去看看tech lef3NDR