|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
代码如下:
module test(clk_800M,rst_n1,rst_n2,din,dout);
input clk_800M,rst_n1,rst_n2;
input[1023:0] din;
output[1023:0] dout;
reg[1023:0] dout;
wire rst_n;
assign rst_n=rst_n1&rst_n2;
always@(posedge clk_800M or negedge rst_n)
if(!rst_n)
dout<='d0;
else
dout<=din;
endmodule
DC综合之后的 check_design报告中有这么一句话:
Warning: Design 'test' contains 1 high-fanout nets. A fanout number of 1000 will be used for delay calculations involving these nets. (TIM-134)
Net 'clk_800M': 1024 load(s), 1 driver(s)
1
问两个问题啊
(1) 设计中应该有两条 high-fanout nets 才对啊 rst_n也是一条吧
(2) 报告中的那个 1 是什么意思 1条 high-fanout net ?? |
|