set_clock_gating_check

ywlloo · 发表于 2014-11-11 15:03:24

您需要登录才可以下载或查看，没有账号？注册

x

特别想明白，为什么要对gating cell比如AND的input做setup和hold的check？为什么要使gating信号落在CLOCK的低电平区域？哪个达人详细解答一下，谢谢！

hbaifenbai · 发表于 2014-11-11 17:29:25

本帖最后由 hbaifenbai 于 2014-11-11 17:40 编辑

应该是为了消除毛刺，clip glitch risk。画画波形图应该能明朗。所以建议and gate时用一个低导通的latch

chengroc · 发表于 2014-11-11 19:50:32

如果不想用latch，那么AND门控的gating信号必须是同一时钟的负沿打出来的

ywlloo · 发表于 2014-11-11 20:41:42

大概理解了，细节不是很懂，自己再研究研究，谢谢两位

oyo · 发表于 2014-11-12 16:33:52

如果gating信号落在CLOCK的高电平区域，那么就把一个上升沿放过去了呀，那就起不到它gating的作用了。不是这样的吗？

[讨论] set_clock_gating_check