在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3322|回复: 4

[讨论] [已解决]时钟树上能不能用assign clk_a=clk_b来写

[复制链接]
发表于 2014-9-19 13:43:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 wzc00703 于 2014-9-22 19:59 编辑

时钟树上时钟赋值,用clk_a=clk_b来写,
代码修改时,为了模块与系统两个时钟同频同步,于是就懒得调整RTL中的命名,很多时钟都用assign来作时钟源。
不过在后端是否会在此插入buffer?这种实现是否有赖于工具的不同?
发表于 2014-9-19 14:06:42 | 显示全部楼层
只要你 constraint 指定 clock root 要做在哪個 net 上的 pin 就好, CTS 會自己找 sink 關聯性.
发表于 2014-9-19 22:50:19 | 显示全部楼层
受教了
 楼主| 发表于 2014-9-21 15:29:25 | 显示全部楼层
发表于 2014-9-25 16:56:45 | 显示全部楼层
时钟源可能可以      但是clock net 上设置assign     至少跨domain 的net     encounter 是不会主动加buffer 的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 11:34 , Processed in 0.017742 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表