在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5681|回复: 8

[求助] cadence混合信号仿真,verilog-AMS代码写好后提示找不到ncvlog

[复制链接]
发表于 2014-9-11 15:15:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大大,请教cadence进行混合信号仿真时,使用verilog-AMS hdl写好代码,:x!保存后提示如下图所示错误,请问如何解决?
QQ截图20140910230756.jpg


我收集了一下有关信息,解决方法指向了 安装 IUS
请问能否解释一下这个IUS和cadence ic6151的关系?

为什么veriloga写的代码可以直接在cadence下使用spectre仿真,
而verilog-AMS就不行?

谢谢。。。。
发表于 2014-9-15 11:13:38 | 显示全部楼层
我也存在这样的问题
发表于 2015-1-12 12:44:31 | 显示全部楼层
如果你是要做数模混合仿真,不是应该用verilog写,建成view名为functional么……我也遇到这个问题了,现在正在解决,据说下载一个IUS就好了……楼主可以试试……如果楼主解决了,麻烦站内信我,给我提供一下解决方法,谢啦……
发表于 2015-1-15 22:20:46 | 显示全部楼层
回复 1# lishiliang


   IUS是数字/混合信号仿真器,IC51是模拟的   VerilogA(*.va)是analog domain的,spectre就能跑,但VerilogAMS(*.vams)属于混合信号的,必须用IUS,光spectre是跑不了的,但IUS能跑含有VerilogA(*.va)的电路,虽然它实际上还是调用了spectre。
发表于 2015-2-5 21:39:26 | 显示全部楼层
踩踩哈
发表于 2015-5-5 09:54:03 | 显示全部楼层
踩踩哈
发表于 2015-6-26 15:30:39 | 显示全部楼层
回复 1# lishiliang


   可以私聊?
发表于 2015-8-31 08:30:29 | 显示全部楼层
同求,同问,谢谢
发表于 2019-5-16 23:44:18 | 显示全部楼层
学习一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 07:30 , Processed in 0.032845 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表