cadence混合信号仿真，verilog-AMS代码写好后提示找不到ncvlog

lishiliang · 发表于 2014-9-11 15:15:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大大，请教cadence进行混合信号仿真时，使用verilog-AMS HDL写好代码，:x!保存后提示如下图所示错误，请问如何解决？
QQ截图20140910230756.jpg

我收集了一下有关信息，解决方法指向了安装 IUS
请问能否解释一下这个IUS和cadence ic6151的关系？

为什么veriloga写的代码可以直接在cadence下使用spectre仿真，
而verilog-AMS就不行？

谢谢。。。。

扬名立万 · 发表于 2014-9-15 11:13:38

我也存在这样的问题

HITHC · 发表于 2015-1-12 12:44:31

如果你是要做数模混合仿真，不是应该用verilog写，建成view名为functional么……我也遇到这个问题了，现在正在解决，据说下载一个IUS就好了……楼主可以试试……如果楼主解决了，麻烦站内信我，给我提供一下解决方法，谢啦……

zixin1hao · 发表于 2015-1-15 22:20:46

回复 1# lishiliang

IUS是数字/混合信号仿真器，IC51是模拟的 VerilogA(*.va)是analog domain的，spectre就能跑，但VerilogAMS(*.vams)属于混合信号的，必须用IUS，光spectre是跑不了的，但IUS能跑含有VerilogA(*.va)的电路，虽然它实际上还是调用了spectre。