PCIE与DDR3连接时的数据位宽不一致问题

tcswyy999 · 发表于 2014-9-11 09:11:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，我想用PCIE核通过两个FIFO连接到DDR3的控制器，因为PCIE的数据是以DW为单位的，所以输出数据位宽为32位，而DDR3控制器的输入数据位宽为512位，若要用串并转换的话，数据传输速率会变为原来的16分之1，有没有一种方法可以让速率不减少这么多呢？

wgej1987 · 发表于 2014-9-11 09:43:34

。。。真不知道你怎么算传输速率

tcswyy999 · 发表于 2014-9-11 10:18:44

回复 2# wgej1987

你好，传输速率不是时钟X数据位宽？只是DDR3那边的时钟要求是100M，PCLE那边岂不是要1.6G？不好意思，菜鸟什么都不懂让您见笑了

wgej1987 · 发表于 2014-9-12 09:48:58

不用fifo之类的做缓存串转并数据速率不变的，因为串转并必然时钟要上去。你用了fifo就没这个问题，本来fifo一个作用就是处理不同速率间数据传输做缓存。ddr是下游你不用管他的速率，这种主要怕溢出，所以pcie比ddr慢毫无问题，因为你可以控制什么时候访问你下游的ddr，但是上游pcie你如果是slave你是没法控制他的速率的，这个host决定

[求助] PCIE与DDR3连接时的数据位宽不一致问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2