两块FPGA用跳线连接是能否传输时钟信号

fanny_haiyun

回复 11# kubilago


      最近比较忙，一直没有更新帖子，之前的问题都已近解决了。      （1）正如您之前给我提醒的，首先是两块FPGA之间要共地，这是我之前没有注意到的问题。
   （2）其次，共地后仍有glitch, 后来发现造成glitch的最主要原因是因为两块板子用的不一样，连接的两块板子的PIN脚电压没有匹配，一边是3.3V，一边是2.5V，后来将电压匹配之后就好了。
   （3）除此之外，仍然会很偶尔的产生一些小的glitch，后来换了更短一些的跳线来传递信号，所有问题都解决了。

   因为我们设计的限制，必须要使用跳线来传递时钟，没有办法用全局时钟资源对时钟进行优化，但是100M的频率本身进行传递并不会产生我之前所认为的那些干扰，主要问题还是出在了自己身上。
   非常感谢一直帮忙，反馈下我的结果与您分享。