在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 白兰地

[求助] calibre 里面的lvs的问题,不懂得怎么看,囧了,求指教

[复制链接]
 楼主| 发表于 2014-6-30 10:33:26 | 显示全部楼层
回复 30# damonzhao


   恩恩,好的,了解,谢谢版主大人!
 楼主| 发表于 2014-7-1 15:31:10 | 显示全部楼层
回复 23# damonzhao

现在pin识别出来了,是宏模块的pin 的label默认成了dg了,修改为ll就可以了,但是现在宏模块的pin识别出来了,lvs的结果没有改善,incorrect  net  电源地还是出现问题。
发表于 2014-7-1 16:26:00 | 显示全部楼层
回复 32# 白兰地


   推荐策略:如果电源地不短接的前提下,整体chip的label LVS都可以一一对应,所有macro cells包括IO cells用BOX来处理。然后分析lvs report。如果clear的前提下,再逐步放开box cell,直至lvs matched without box cells
 楼主| 发表于 2014-7-2 09:27:11 | 显示全部楼层
回复 33# damonzhao


   好的,我去试试?  还有一个问题请问一下版主:看了论坛里面很详细的讲着map文件,其中的stream.map是不是用在icfb里面的stream in/out,还有另一个文件gds2layout.map的使用在ICC  write_stream的时候用呢?这样理解对不?
发表于 2014-7-2 12:41:17 | 显示全部楼层
回复 34# 白兰地


   如果ICC出来的gds只是metal和via,那就来个含metal和via信息的map,最后virtuoso中merge cell/macro的gds如果出来full gds的话,那map就要全的,当然CEL也得是全的。
发表于 2014-12-9 19:39:24 | 显示全部楼层
感谢楼主的分享
发表于 2015-10-12 04:35:59 | 显示全部楼层
thanks ~
发表于 2015-11-23 11:39:23 | 显示全部楼层
发表于 2017-12-12 13:44:14 | 显示全部楼层
非常感谢
发表于 2022-11-13 23:27:46 | 显示全部楼层
感谢啊!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 20:43 , Processed in 0.027269 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表