在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2146|回复: 3

[求助] fpga菜鸟请教一个问题

[复制链接]
发表于 2014-6-14 16:04:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
用synplify premer综合时,输入端口到寄存器、寄存器到输出端口是否需要加约束
发表于 2014-6-15 21:51:53 | 显示全部楼层
不需要啊。
回复 支持 反对

使用道具 举报

发表于 2014-6-15 21:53:31 | 显示全部楼层
要,会有效果
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-6-16 09:33:30 | 显示全部楼层
回复 3# Timme


    嗯,确实会有点不一样,我只是想知道前辈们在实际项目中,有没有对这些端口加约束
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 10:54 , Processed in 0.015335 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表