关于 ddr3 avalon输入时钟问题

风云猪猪 · 发表于 2014-4-22 17:50:35

您需要登录才可以下载或查看，没有账号？注册

x

我们在调用ddr3 ip核的时候输入参考pll时钟为50m ，而ddr3为400m，我们操作的是avalon接口，写入的数据是根据输入的参考时钟频率写的也就是只能以50m的速度写进去，然后ddr3呢是已经倍频了然后以400m写进去的吗？

tianhaibo7 · 发表于 2014-7-21 19:47:04

回复 1# 风云猪猪

控制器pll倍频后400m送给颗粒

越远 · 发表于 2015-7-31 10:12:07

ALTERA PHY 中有pll

[求助] 关于 ddr3 avalon输入时钟问题