在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2310|回复: 2

[求助] 既然PLL的输出时钟与参考时钟保持一致,为什么不直接使用参考时钟呢??

[复制链接]
发表于 2014-4-2 11:15:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人最近在做PLL的相关项目,尽管结构原理理解的还算可以了。但一个本质的问题仍然没有想明白:既然PLL的输出时钟与参考时钟保持一致,为什么不直接使用参考时钟呢??PLL如果只锁相,那么跟一根导线有何区别呢??   找了好多资料,都没有找到满意的解答。求PLL方面的大神能够为我解惑.....
发表于 2014-4-2 19:41:10 | 显示全部楼层
比如倍频,过滤高频抖动,时钟恢复,时钟deskew
发表于 2014-4-9 13:21:32 | 显示全部楼层
参考时钟会有延时什么的,频率综合器可以使需要时钟的地方和输入时钟相同,或者提供更高频率的参考信号
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 15:16 , Processed in 0.021750 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表