在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2414|回复: 5

3位地址8个寄存器的CPU接口设计电路

[复制链接]
发表于 2014-3-16 21:21:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
  

3位地址8个寄存器的CPU接口设计电路,用verilog怎么设计啊??? 都要涉及哪些模块???求大神指导!!!


谢谢!!!

  
发表于 2014-3-17 18:38:30 | 显示全部楼层
你这个问题太简略了,你到底是要设计CPU还是要设计8个寄存器的接口?
 楼主| 发表于 2014-3-19 19:35:05 | 显示全部楼层
回复 2# ysxiliu


   8个寄存器的接口  求大神指教!!!
发表于 2014-3-27 14:27:35 | 显示全部楼层
用一个138译码器,选通所需的寄存器,然后在所选通的寄存器上加上一个脉冲就可以往该寄存器上写数据,至于寄存器是8位,16位还是32位,是不是需要进行高低位的选择,还需要lz再阐述清楚
发表于 2018-10-8 14:46:09 | 显示全部楼层
处理器是核心中的核心,中国需要真正懂得设计处理器的人
发表于 2019-1-5 08:09:34 | 显示全部楼层
感谢楼主,很经典!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 20:11 , Processed in 0.032740 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表