手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
3位地址8个寄存器的CPU接口设计电路,用verilog怎么设计啊??? 都要涉及哪些模块???求大神指导!!!
谢谢!!!
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-3-12 18:18 , Processed in 0.029043 second(s), 9 queries , Gzip On, Redis On.