PLL VerilogA 建模与电路混仿

薛定谔的太极拳 · 发表于 2014-3-6 22:01:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

学渣我先用VerilogA搭建了PLL环路中的各模块PFD，CP，Div，VCO，LPF用的是无源器件，并完成锁定，稳定性验证。然后我用实际的门级PFD替换VerilogA建模的PFD，进行仿真，此时VCO的控制电压震荡了，没法锁定， PFD的 up和down和电荷泵的up和down信号是一致的。 PFD的逻辑输出和VerilogA的逻辑输出是一致的。大神们，求指导！！！

lwjee · 发表于 2014-3-7 12:17:33

CP的输出一样吗？挺奇怪的

rong00i8 · 发表于 2014-3-7 12:53:35

show us your vtune

薛定谔的太极拳 · 发表于 2014-3-10 22:48:53

回复 3# rong00i8

Vtune为0.5V 电源电压vdd用的是1V

大鼻象零零七 · 发表于 2017-3-16 21:00:11

你好，请问楼主在仿真pss和pnoise的时候，有没有遇到hidden state的问题啊？怎么解决的啊？现在仿真噪声的时候遇到难题，新人求指导

sxy935269584 · 发表于 2018-1-25 16:04:47

你好，你的问题解决了吗

122215386 · 发表于 2019-6-14 11:12:18

同问……如何避免hidden state

cccg · 发表于 2020-9-14 19:12:14

学习学习

一剑一江湖 · 发表于 2024-9-10 15:24:33

您好，PFD的VerilogAmode可以参考一下吗

[求助] PLL VerilogA 建模与电路混仿

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

[求助] PLL VerilogA 建模 与电路混仿

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

[求助] PLL VerilogA 建模与电路混仿