在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3869|回复: 7

[求助] 请教关于virtual clock的使用

[复制链接]
发表于 2014-3-5 17:35:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在fpga中设置input delay和output delay时碰到如下问题。
某个输出port,port_a的数据是由internal的一个寄存器打出。这个寄存器的时钟是一个generated clock。
port_a的对应时钟没有从管脚输出,因此设置了一个和这个generated clock同样周期的virtual clock,
然后直接针对这个时钟设置了port_a的output delay,包括max和min。

但最终report timing时,max的时钟检查是在同一个周期的沿打出的,正常应该是第一个周期的上沿从generated
clock launch,然后在第二个上沿的virtual clock latch。report时发现都是在同一个沿,就像在检查hold一样,不知道
我的做法有什么问题,或者漏了什么吗?
 楼主| 发表于 2014-3-6 11:21:58 | 显示全部楼层
有没有哪位高人指点下啊,先谢谢了
发表于 2014-3-6 11:35:32 | 显示全部楼层
report呢
 楼主| 发表于 2014-3-6 13:40:26 | 显示全部楼层
timing2.jpg timing1.jpg

请见上面图片,谢谢
发表于 2014-3-6 14:52:02 | 显示全部楼层
这两个图并没有比你描述的多出多少有用的信息,我想看的是完整的 path

这种现象有一个比较普遍的情况,就是 preset 和 clear 端口之间的检查
 楼主| 发表于 2014-3-6 15:06:35 | 显示全部楼层
timing3.jpg

请问下这样是不是比较详细了
发表于 2014-3-6 17:53:03 | 显示全部楼层
回复 6# 慢慢走路


    抱歉,看不出来,DC上像你说的那么设置是没有问题的,不晓得 TimeQuest 有没有什么特别的设置导致这种情况,比如说那个 0.001 的setup relationship
发表于 2014-3-10 11:11:03 | 显示全部楼层
顶下~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:59 , Processed in 0.030095 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表