在DC中如何定位寄存器的时钟端

yuxueqiu123 · 发表于 2014-2-13 16:34:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

比如verilog中如下写：

reg data;
always @(posedge clk or negedge rst_n)
begin
if (!rst_n)
......
else
data <= ...... ;

end

在DC脚本中我想约束从data这个寄存器的CP端开始的路径，请问怎么get到data寄存器的时钟（或数据端）？？

yuxueqiu123 · 发表于 2016-8-10 10:41:20

可以看dc中间文件xx.elab.v。一般都是xxx_reg/CP

[求助] 在DC中如何定位寄存器的时钟端

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2