在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1925|回复: 0

[求助] SDP-RAM的IP时序问题

[复制链接]
发表于 2014-2-13 16:22:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用xilinx14.2的block-ram产生一个simple dual port ram,A-PORT做为写口,B-PORT做为读口;
在IP配置中对输出增加了一个REG,这样产生的IP在B-PORT做读的操作时就会有2-cycle的延迟;仿真了xilinx自带的TB,得到了波形,所有的地方和预想的一样:仿真的波形,首先对地址写数,然后再去读这些地址上的数据,比较奇怪的是仿真没有对0x0000首地址写数据,但是在读操作的时候在每次读的最后会去读0x0000,读后输出数据上的数据不会改变。不知道是怎么回事儿还请高手多多提点,谢谢先。

仿真时序

仿真时序
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:38 , Processed in 0.017660 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表