在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7881|回复: 24

[讨论] 请问ADPLL里滤波器如何设计?

[复制链接]
发表于 2013-11-22 01:06:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
把误差信号就是一串码字到滤波器之后应该怎么样设计这个滤波器才能得到所需的控制字?因为ADPLL有三个工作模式,得到的频率控制字怎么去加载?
以及如果相位差是个负数该怎么办?
谢谢!!!
望大侠告知!!!
发表于 2013-11-22 08:57:57 | 显示全部楼层
what is the type of the ADPLL ? Bangbang or TDC based ?
发表于 2013-11-22 09:58:27 | 显示全部楼层
这个我会,不过是机密,不能交流。
发表于 2013-11-22 11:42:28 | 显示全部楼层
这个应该没什么神秘的,滤波器分2部分,第一部分比例路径,相当于analog pll里面那个电阻,相位误差的数字表示乘以一个系数。另一个部分是累加,相当于原来的电容。
3个模式不是很明白。
相位差是负的也是一堆数字,还是按照上面的办法做。
当然最后还要映射到如何去控制vco上面去。
发表于 2013-11-22 20:35:35 | 显示全部楼层
回复 4# bananawolf


    三个模式指的是PVT,acquisition,tracking。模式依次转换就是gear shifting。最后不觉得负数会引起不能反馈。负数对应的是desired frequency 比free runnnig frequency小的情况= =
发表于 2013-11-23 15:17:20 | 显示全部楼层
回复 3# zhengyongzheng
发表于 2013-11-23 16:21:59 | 显示全部楼层
发表于 2013-11-24 06:37:35 | 显示全部楼层
回复 5# dhcchp


   莫非是陈总?
发表于 2013-11-27 22:16:27 | 显示全部楼层
回复 8# liuqilong8819


    这都知道!!!
 楼主| 发表于 2013-12-2 22:14:56 | 显示全部楼层
回复 2# wfcawy


   i am sorry the type is TDC
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:02 , Processed in 0.034798 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表