在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3030|回复: 1

[求助] 关于ADPLL的LC-tank版图问题

[复制链接]
发表于 2016-4-25 17:19:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
虽然之前流过一次PLL,但是感觉LC-tank的版图画的很一般,看很多论文和资料上都说版图要尽量对称,但是那么多电容阵列,怎么布局呢?有什么公认的比较合理的布局,比如PVT、CT(coarse tuning)、FT(fine tuning)电容阵列和电感距离的远近应该怎么布局?比如电感的两个差分线两侧电容要尽量对称,但是如果阵列两边各放一半的话控制字走线又很为难。比如电感差分输出引出的太长会引起很多寄生电感,但过短又会有别的问题,那应该如何取舍呢?望各位前辈能够赐教,或者给一些相关资料也好。万谢!
发表于 2016-4-25 17:52:12 | 显示全部楼层
同样关心这个问题,希望有经验的伙伴给点建议!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:59 , Processed in 0.015281 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表