在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4861|回复: 4

[求助] 求助PT读取sdf文件的问题

[复制链接]
发表于 2013-11-14 22:13:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
因为生成的异或门SDF带posedge信息,而元件库的specify是不用posedge的延时(直接输入输出延时),导致MIX-SIGNAL后仿找不到PATH,上网查了下,可以利用PT反标SDF,用-noedge指令去掉posedge,但是发现用PT读取.sdf发生以下错误,求大神拯救。我的U4/out是一个分频功能,因为.sdf后仿会跑飞,所以设置了一个create_generated_clock -name TXCLK_10M -divide_by 10  -source vco_in [get_pins U4/out]时钟进行fix hold操作修复,我觉得应该是这个问题(没设以前都可以读取,而且报的error位置也与这吻合),求大神指导我哪里没操作好,已经折腾两个多月了,再搞不出来要被老师逐出门户了,求大神指点我一下。先谢过各位大神了,以下是PT反馈的信息。


pt_shell> read_sdf  /home/user0/cgm/cgm_extracted.sdf
Error: Net delay from pin 'U4/NI01D5_G2B1I1/Y' to pin 'NI01D3_G3IP/A'
cannot be
        annotated because of a timing assertion on hierarchical pin 'U4/out'. (PTE-015)
Error: Net delay from pin 'U4/NI01D5_G2B1I1/Y' to pin 'U3/counter_reg/CKB'
cannot be
        annotated because of a timing assertion on hierarchical pin 'U4/out'. (PTE-015)
Error: Net delay from pin 'U4/NI01D5_G2B1I1/Y' to pin 'U3/out_reg/CK'
cannot be
        annotated because of a timing assertion on hierarchical pin 'U4/out'. (PTE-015)
****************************************
Report : read_sdf /home/user0/cgm/cgm_extracted.sdf
        -load_delay cell
        -analysis_type on_chip_variation
        -min_type sdf_min
        -max_type sdf_max
Design : cgm
Version: C-2009.06-SP3
Date   : Thu Nov 14 22:27:24 2013
****************************************
        3 error(s)
        Number of annotated cell delay arcs :       153
        Number of annotated net delay arcs  :       122
        Number of annotated timing checks   :       108
        Number of annotated constraints     :        54
        TEMPERATURE: 25.00 (min)  25.00 (max)
        VOLTAGE    : 5.00 (min)  5.00 (max)
        PROCESS    : TYPICAL (min)  TYPICAL (max)
发表于 2013-11-17 11:21:25 | 显示全部楼层
已经折腾两个多月了,再搞不出来要被老师逐出门户了,看到这个笑喷! 不过我也不懂,帮你顶一下
发表于 2013-11-18 07:35:29 | 显示全部楼层
后仿跑飞,你应该先从结果入口,debug一下跑飞的原因,是不是因为SDF不正确导致的violation存在,或者人为先通过annotate delay 让后仿pass, 再手动或者脚本来fix violation点, 我没看明白你create_generated_clock 是什么意思
 楼主| 发表于 2013-11-18 19:34:23 | 显示全部楼层
回复 3# williamliwei


    那个指令做一个时钟的。我查了,去掉就行了,老师也跟我这么说的。我已经放弃了,感谢您的指导。
 楼主| 发表于 2013-11-18 19:35:02 | 显示全部楼层
回复 2# Express_44


    感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-1 09:29 , Processed in 0.018317 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表