在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2483|回复: 3

[求助] SDF的INTERCONNECT 的delay多少比较合理

[复制链接]
发表于 2016-2-24 17:14:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人最近在用encounter13去生成layout,在最后生成SDF的时候发现很多wire的delay都是0,一些比较长的wire的delay是(0.001::0.001)(0.001::0.001)。个人觉得不正常,因为一条30多u的wire的延迟不可能那么少,是哪里出问题了吗?PS:cell的里面个人觉得是合理的,都是几十ps。
 楼主| 发表于 2016-2-24 17:57:12 | 显示全部楼层
越来越觉得interconnect的延迟不该那么小,请问下该怎么处理这个问题?lib和captable都没问题,会不会跟SI analysis有关?
发表于 2016-2-25 11:40:01 | 显示全部楼层
应该有关,我遇到过类似的
 楼主| 发表于 2016-2-25 16:31:42 | 显示全部楼层
回复 3# kop6033

那你还记得怎么解决吗?我现在在研究setDelayCalMode和setExtractRCMode,觉得这个也很有关系,直接决定你得到的RC信息和delay。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:10 , Processed in 0.017270 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表