带隙基准求助呀

gdjack · 发表于 2013-8-26 12:24:20

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 gdjack 于 2013-8-26 18:18 编辑

这是一个高PSRR的带隙基准电路

两级运放放在带隙里可以自偏置即用将带隙中的Vc2接到运放的Vbias上仿真DC ＡＣ都没问题且带隙PSR如预期得到较好的值，但是　tran仿真震荡

初步分析是由于从Mp13栅压到Vc2的正反馈所致

但是我觉得由Mp12的栅压到Vc2的负反馈系数要远大于Mp13栅压到Vc2的正反馈系数应该不会震荡呀？

该怎么解决这个问题？？大神们帮帮忙呀。。。。

此带隙用于LDO的基准电压

360软件小助手截图20130826121234.jpg

xyshsi · 发表于 2013-8-26 13:10:29

运放本身是否单位增益稳定？

szhang1979 · 发表于 2013-8-26 13:13:39

bandgap的phase margin有多少？

jiang_shuguo · 发表于 2013-8-26 13:20:18

Don't use 自偏置.

qerqing · 发表于 2013-8-26 14:10:00

像是环路的phase margin不够吧

caoweidong · 发表于 2013-8-26 15:03:12

回复 1# gdjack

lz给个文章被，我也想看看

dtt0000 · 发表于 2013-8-26 16:17:38

仿stb

lifengyang · 发表于 2013-8-26 16:33:02

运放的正负级就是错的，你这样接起来正反馈的增益大于负反馈的，我怀疑你的ac仿真应该也不正常

jiang_shuguo · 发表于 2013-8-26 16:45:49

回复 8# lifengyang

反馈级性没接错。

gdjack · 发表于 2013-8-26 17:56:04

回复 8# lifengyang

是对滴，因为两级运放的输出级接了一个反相器用来提高PSR

[求助] 带隙基准求助呀