目前 soc chip clock 可跑多快??

peterlin2010

CPU 或DSP 那類. 如果使用 RTL => synthesis 下 ..可以跑到 1Ghz ??  因為如果是 1Ghz clock path .如果是 32bit 就是 32 條 1Ghz  在 soc chip 跑 ,   那 cross talk 會影響多大? 不知道目前 65nm  40nm process 設計下會跑多快?  

以前聽說 Via 買 cyrix CPU , 但是跑不快, 後來在買 IDT winChip ,  rtl coding CPU , TSMC process 使它跑到 667Mhz ,
這是很多年前的事, 現在 Sis 好像以前也出過 x86 cpu chip ..不知道光靠 logic synthesis -> physic Compiler ..
APR  是否現在技術能做到  1Ghz CPU ?

Intel/ AMD /IBM 這些做高速  CPU design team 是否有些layout 部份是 fully layout , 也用的in house EDA or 其他 eda tools ,
不是使用我們一般看到 tools .

陈涛

Intel/ AMD 的CPU 完全不是一般数字电路的 RTL => synthesis => P&R 流程
现在ARM A9 CPU 28nm 工艺，在TT corner 下，可以到2G 左右

peterlin2010

問個問題 以前參與 Soc .. 對 digital 來說 tsmc 28nm   samsung 28nm  雖然有gate first ,
gate last 不同.. 但是都有 standard cell  , use logic synthesis ..但是為何 apple ARM cpu 好像新聞 說換 process 影響會很大 , 一般 soft IP 不就是一直說可換.  又不是 hard IP .

另外以前跑 100~200Mhz  standard cell 0.18um  => static CMOS , 現在 logic synthesis 有使用 domino , clock phase dynmaic gate ? 還是說 28nm 還是都使用 static CMOS logic gate ??  早期 500MHZ alpha CPU 是 動態設計 .

Intel/ AMD 的CPU
=> 有沒有這方面資料 ?  有聽說是新FUNCTION 才是使用 rtl -> synthesis,
做好後改 fully layout , 不過 INTEL 都有很特別PROCESS 應該 使用 EDA 也不是一般的
可能連 GDS  extract RC  要考慮到 3D 方向.. CPU 都能跑到 4GHZ ..