LDO出现的怪现象，求解答

kwankwaner · 发表于 2013-7-22 13:54:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 kwankwaner 于 2013-7-22 19:38 编辑

最近一块片子回来发现有这么个问题，工艺是高压工艺，管子VDS为45V，VGS为18V，测出来所有的片子LDO的电源在大约23V以下都工作正常，当超过23V但小于25V的时候LDO的输出就突然变为0了，电流没有特别变化，当继续升高到大约25V以上时候LDO输出突然变为9V以上的高压（设计值是3.3）这时电流比较大了。所有测试情况都是空载。而且当下电之后，再测试还是和之前一样，说明片子也没坏。
另外电源从0-45V的时候，bandgap全部工作正常。
LDO的montecarlo后仿仿得很彻底了，各种情况都仿真过没问题，另外所有节点的电压也都确认过不会超过工艺限制，那么这是由什么造成的？（PCB和焊接比较糙，但是其他模拟数字功能都正确）

semico_ljj · 发表于 2013-7-22 15:22:19

做高压工艺，器件选用一定要小心，有时候仿真是看不出问题的，特别是设计采用低压器件，仿真加高压，有时候还是能通过的。
要在高压走过的所有路径上检查

semico_ljj · 发表于 2013-7-22 15:23:55

器件选型很重要

math123 · 发表于 2013-7-22 16:22:23

既然是空载，9V加在分压电阻上会有个增加的电流，LDO超过25V之后增加的电流比起这个电流大很多吗？

觉得有可能是电压超过25V之后，有个器件(或者寄生器件)会从EA往地漏电流，这样环路的增益会大幅下降，加上镜像电流的不匹配，运放的offset变得很大，所以输出到了9V。。。如果EA是PMOS电流镜，往地漏电流EA功耗不会增加，反之会增大。

可以考虑尝试9V的时候从LDO负载一个小电流，看输出电压是往下直掉，或者还是能保持一定的负载能力，来判断环路是否仍处在反馈状态。。。

又或者电流源的问题，看来在关键地方加些小的TEST PAD是比较必要的，方便去做FIB

jiang_shuguo · 发表于 2013-7-22 16:56:00

应该是寄生漏电，请问下是否有deep-nwell，p-iso，未接最高最低电平，或者悬浮？

kwankwaner · 发表于 2013-7-22 19:15:15

回复 2# semico_ljj

谢谢，确实要注意，不过这个LDO里面都用的是高压器件，并且也检查过各种情况下各个节点的电压都没超过允许值，所以就想不明白了。

kwankwaner · 发表于 2013-7-22 19:34:39

回复 4# math123

谢谢，
既然是空载，9V加在分压电阻上会有个增加的电流，LDO超过25V之后增加的电流比起这个电流大很多吗？
是大了很多，原来是uA，加大变成mA级
觉得有可能是电压超过25V之后，有个器件(或者寄生器件)会从EA往地漏电流，这样环路的增益会大幅下降，加上镜像电流的不匹配，运放的offset变得很大，所以输出到了9V。。。如果EA是PMOS电流镜，往地漏电流EA功耗不会增加，反之会增大。
也觉得是这个原因，但是不太理解为何会先掉电后上升，后面关于功耗的变化不太理解，能否详解？我有传电路上去，请看一下
可以考虑尝试9V的时候从LDO负载一个小电流，看输出电压是往下直掉，或者还是能保持一定的负载能力，来判断环路是否仍处在反馈状态。。。
好主意，试了一下拉几个mA的电流好像没变化，但是电源变化时候LDO输出也跟着变，那估计反馈已经没用了
又或者电流源的问题，看来在关键地方加些小的TEST PAD是比较必要的，方便去做FIB电流
唉，是的

kwankwaner · 发表于 2013-7-22 19:37:21

本帖最后由 kwankwaner 于 2013-7-22 20:10 编辑

回复 5# jiang_shuguo

谢谢，还是上图直接，就这两个器件上面是n，下面是p

登录/注册后可看大图

semico_ljj · 发表于 2013-7-22 22:02:54

寄生漏电也是可能的，看此时总的功耗有什么变化！
漏电电流应该可以仿真的出来

zhongbo1127 · 发表于 2013-7-22 22:06:38

仔细检查版图，保证有源区不能横跨高压金属线，避免高压场开启。

[求助] LDO出现的怪现象，求解答

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1