请教各位大大bandgap流片之后同一个晶圆上的芯片的绝对值误差是多少

christ0426 · 发表于 2013-7-17 16:29:30

回复 11# math123

强人啊，看了之后自己也学了很多！
受教受教！

sjun · 发表于 2013-7-17 17:10:34

0.5um 流片回来30几片最高和最低偏差7%，没有带运放的带隙结构，不知带运放的效果会不会更好。。。

扑火 · 发表于 2013-7-18 08:51:56

应该是的，这个测试结果是和仿真吻合的，只是漏了蒙特卡洛仿真。

如果是0.5um的管子，L通常取2u以上
math123 发表于 2013-7-17 11:08

登录/注册后可看大图

衬底不接地还能接哪儿？

math123 · 发表于 2013-7-18 09:42:10

回复 14# 扑火

有的标准CMOS工艺包括PWELL，NMOS衬底可以不接地

jalong · 发表于 2015-6-23 21:45:06

很容易可以做到5%以內

semico_ljj · 发表于 2015-6-23 22:45:35

回复 2# 寂寞的歌

这个赞成

bright_pan · 发表于 2015-6-23 22:52:27

我估计你这个L太小了，导致那个共源共栅增益太低，这里可能会有比较大的影响，一般你应该能看到两个BJT的 delta Vce在1mV以内。
我测试的发现+/- 3%， 95%的测试d结果。

账号		自动登录	找回密码
密码			注册

[求助] 请教各位大大bandgap流片之后同一个晶圆上的芯片的绝对值误差是多少