Transceiver后仿方案

renzhixiong · 发表于 2013-6-28 22:24:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Hi 大家晚上好，

请教各位一个问题，对大型数模混合电路，如果直接用Calibre XRC提取寄生电阻和电容，Spectre格式网表规模将达到300M以上，如果不考虑电脑性能，采用Spectre进行后仿从仿真时间上来说显然不切实际；考虑改变仿真软件如Hsim和UltramSim,通过牺牲精度提高仿真速度，但还是不能满足要求！

再者考虑减小后仿网表规模，例如在提取的过程中Remove掉一些很小的电阻电容，当然在确定不影响结果的情况下，虽然相较于完全提取有所改善，依然不能满足设计要求！

最后采用只提取寄生电容的办法，因为寄生电阻一般占据大部分网表内容，但是不确定该方法的可行性！

所以，想请各位给出更好的建议和帮助，对于大规模Transceiver进行后仿的可行方案，非常感谢！！

星星7891 · 发表于 2013-6-29 10:30:09

顶！！！！！！期待高手解答。。。。。。。

mustang88 · 发表于 2013-6-29 10:53:45

是哟，是有这样的问题，盼高手指点！在此先谢过！

renzhixiong · 发表于 2013-6-29 11:28:09

renzhixiong · 发表于 2013-6-30 18:28:39

semico_ljj · 发表于 2013-6-30 23:18:37

seeing

hszgl · 发表于 2013-7-1 12:23:52

拿去电信机房跑仿真吧。。。

fuyibin · 发表于 2013-7-1 14:49:55

回复 1# renzhixiong

那把整个SOC chip跑postlayout simualtion有意义么？
该跑后仿的就必须要跑，不该跑后仿的block 跑后仿又有什么意义
纯粹浪费电

jeanhau · 发表于 2013-7-1 21:36:19

我想你已经做过Transceiver的整体的前仿真，如果性能没有问题我建议你不用做整体的后仿。但如果你确实要看整体的性能，我建议你这样进行：单独提取各个模块的寄生，config配置各个模块，重点关注bolock之间的走线寄生电阻与电容，以及RF模块之间的寄生，映射到电路里去，这样会加快你的debug。

一般而言，在做design的时候，各个block的指标是经过系统工程师的分解并留有了一定的裕度，所以只需单个模块后仿过SPEC就OK了。联合后仿只是为了保证各个模块接口以及负载驱动的正确，这在提需求时已经获知。据我了解，不论说后仿，即使transceiver的整体的前仿真都不会进行。

我是新手，意见仅供参考，另300M的寄生真的不大，祝你们好运！

edwardk · 发表于 2018-11-14 16:36:27

学习中。。。

[求助] Transceiver后仿方案

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1