【关于AMBA AXI 总线的专题讨论】

0205feiyu

回复 17# 老扁


   扁哥你好，我对于非对齐传输还有一点疑问，如果当前的是一个wrap传输，AXI中规定wrap传输的地址必须是对齐的，那么， 这个地址要对齐指的是master发出去的是对齐的，还是说slave收到不对齐的地址后还需要做一些特殊处理？

l2002924700

axi中axcache[3:0]这个信号时干什么的，求老扁解答。好友就是这个信号每一位的含义，能举个例子不？

lifes

正在学习，受益了

royu826

这个帖子很火啊，果然是AXI方面的宝库。刚看了几章AXI的文档，觉得没有什么，到这里一看，所有的问题都能把我给问住，好好看下这里的东西。

royu826

AMBA总线 SPEC的编写者真应该在文档前面有个专有名词(像address pending number/data recording depth等)的介绍，这样就省的大家都被这些搞的晕晕的，不知所以然！

freud

小弟接触AXI总线有一段时间了，大家有问题可以提，我能回答的会尽量回答

zjzhiview

回复 36# 老扁

假设进程A和进程B共用一个变量x（初始值为0），A做如下操作：x=x+1;B也做如下操作：x=x+1。那么最终的结果应该是x=2.如果A和B同在一个核上运行，上述运算是不会有任何问题的，因为A和B不可能同时对x做操作。但是如果处理器是多核的那么A和B可能同时在不同的核上运行就会出现问题，A和B做上述操作时应该按如下顺序执行：读取x，x=x+1，写回x。由于A和B是并行的所以有可能A和B初始读出的x值均为0，然后写回的都是1！！！这并是我们想要的结果！！！ARMv6架构是支持多核处理器的，而AXI又是基于ARMv6架构设计的，为了解决类似上述的问题引入了exclusive access（独占交易）。相较于lock access的好处是不影响总线效率。

linda_0823

Mark一下，慢慢看。正好看到这一部分，一头雾水的呢。

zavi

Atomicity access还是没搞懂啊

bobbie.yang

回复 111# 0205feiyu


   不论incr还是wrap，甚至是所有总线协议，都要地址aligned。地址总线低多少位align为0，要看总线位宽。32位总线，低2比特don't care；64位总线，低3比特don't care。