在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6918|回复: 14

[求助] 小白求问,关于DDR2的IP核

[复制链接]
发表于 2013-5-28 14:38:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
已经知道将IP核包装成元件然后调用,但是DDR2的引脚太多,不知道如何连接,而且远多于84个(DDR2的引脚才84个),多的引脚是干嘛的?其余的主要是用UCF文件直接映射吗?多谢多谢
发表于 2013-5-28 18:54:52 | 显示全部楼层
远多于84个的要看是什么接口了,物理层的还是用户层的,只有物理层的接口才需要用ucf映射。
DDR2的引脚不止84个吧
 楼主| 发表于 2013-5-29 11:54:20 | 显示全部楼层
回复 2# warking


     port  (
   calib_done                              : out std_logic;
   error                                   : out std_logic;
   mcb3_dram_dq                            : inout  std_logic_vector(C3_NUM_DQ_PINS-1 downto 0);
   mcb3_dram_a                             : out std_logic_vector(C3_MEM_ADDR_WIDTH-1 downto 0);
   mcb3_dram_ba                            : out std_logic_vector(C3_MEM_BANKADDR_WIDTH-1 downto 0);
   mcb3_dram_ras_n                         : out std_logic;
   mcb3_dram_cas_n                         : out std_logic;
   mcb3_dram_we_n                          : out std_logic;
   mcb3_dram_odt                           : out std_logic;
   mcb3_dram_cke                           : out std_logic;
   mcb3_dram_dm                            : out std_logic;
   mcb3_rzq                                : inout  std_logic;
   mcb3_zio                                : inout  std_logic;
   c3_sys_clk_p                            : in  std_logic;
   c3_sys_clk_n                            : in  std_logic;
   c3_sys_rst_i                            : in  std_logic;
   mcb3_dram_dqs                           : inout  std_logic;
   mcb3_dram_dqs_n                         : inout  std_logic;
   mcb3_dram_ck                            : out std_logic;
   mcb3_dram_ck_n                          : out std_logic
  );
这是DDR2的顶层引脚,但是貌似没有数据输出、输入的端口~怎么回事,谢谢
发表于 2013-5-29 12:48:17 | 显示全部楼层
回复 3# shuangs09

   不知道你这个port是什么位置的,正常情况下前缀是mcb3的都是物理层的信号,需要映射到引脚上。数据信号是mcb3_dram_dq,映射到内存条的DQ信号上。应该还有应用层的信号才对
发表于 2013-5-29 14:17:47 | 显示全部楼层
看下IP核的数据手册啊!
 楼主| 发表于 2013-5-29 14:27:39 | 显示全部楼层
回复 4# warking

这个是top的port,其他的应该都例化在下面的architecture里面了呢~
 楼主| 发表于 2013-5-29 14:33:59 | 显示全部楼层
回复 4# warking


    mcb3_dram_dq  这个引脚即使输入又是输出的吗?那输入输出就不能同步进行了?谢谢
 楼主| 发表于 2013-5-29 14:34:02 | 显示全部楼层
回复 4# warking


    mcb3_dram_dq  这个引脚即使输入又是输出的吗?那输入输出就不能同步进行了?谢谢
 楼主| 发表于 2013-5-29 14:34:15 | 显示全部楼层
回复 4# warking


    mcb3_dram_dq  这个引脚即使输入又是输出的吗?那输入输出就不能同步进行了?谢谢
 楼主| 发表于 2013-5-29 14:34:17 | 显示全部楼层
回复 4# warking


    mcb3_dram_dq  这个引脚即使输入又是输出的吗?那输入输出就不能同步进行了?谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 17:48 , Processed in 0.403431 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表