求助LVS验证：版图HIERARCHICAL时能过验证，可FLAT时过不了验证

licc_34

版图HIERARCHICAL时能过验证，可FLAT时过不了验证，而且除了一个叉，什么错误提示都没有，请问各位这种情况我该从何入手查找错误呀？
FLAT验证结果：
NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
                Layout    Source         Component Type
                ------    ------         --------------
Ports:             56        56
Nets:             566       566
Instances:        400       390    *    MN (4 pins)
                   485       471    *    MP (4 pins)
                    44        44         C (2 pins)
                   122       122         R (2 pins)
                     0        10    *    INV (2 pins)
                     0         2    *    NAND2 (3 pins)
                    13        11    *    SDW2 (3 pins)
                     4         4         SDW3 (4 pins)
                     8         8         SDW4 (5 pins)
                     0        14    *    SUP2 (3 pins)
                    98        98         SMN2 (4 pins)
                    24        24         SMN3 (5 pins)
                     4         4         SMP10 (12 pins)
                    78        64    *    SMP2 (4 pins)
                     1         1         SMP3 (5 pins)
                     2         2         SPMP((10+1)*1*1*1*1*1*1*1*1*1*1) (23 pins)
                     1         1         SPMP((3+1)*1) (7 pins)
                ------    ------
Total Inst:      1284      1270

       * = Number of objects in layout different from number in source.

NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
                Layout    Source         Component Type
                ------    ------         --------------
Ports:             56        56
Nets:             566       566
Instances:        400       390    *    MN (4 pins)
                   485       471    *    MP (4 pins)
                    44        44         C (2 pins)
                   122       122         R (2 pins)
                     0        10    *    INV (2 pins)
                     0         2    *    NAND2 (3 pins)
                    13        11    *    SDW2 (3 pins)
                     4         4         SDW3 (4 pins)
                     8         8         SDW4 (5 pins)
                     0        14    *    SUP2 (3 pins)
                    98        98         SMN2 (4 pins)
                    24        24         SMN3 (5 pins)
                     4         4         SMP10 (12 pins)
                    78        64    *    SMP2 (4 pins)
                     1         1         SMP3 (5 pins)
                     2         2         SPMP((10+1)*1*1*1*1*1*1*1*1*1*1) (23 pins)
                     1         1         SPMP((3+1)*1) (7 pins)
                ------    ------
Total Inst:      1284      1270

       * = Number of objects in layout different from number in source.

licc_34

NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:             56        56

Nets:             566       566

Instances:        400       390    *    MN (4 pins)
                   485       471    *    MP (4 pins)
                    44        44         C (2 pins)
                   122       122         R (2 pins)
                     0        10    *    INV (2 pins)
                     0         2    *    NAND2 (3 pins)
                    13        11    *    SDW2 (3 pins)
                     4         4         SDW3 (4 pins)
                     8         8         SDW4 (5 pins)
                     0        14    *    SUP2 (3 pins)
                    98        98         SMN2 (4 pins)
                    24        24         SMN3 (5 pins)
                     4         4         SMP10 (12 pins)
                    78        64    *    SMP2 (4 pins)
                     1         1         SMP3 (5 pins)
                     2         2         SPMP((10+1)*1*1*1*1*1*1*1*1*1*1) (23 pins)
                     1         1         SPMP((3+1)*1) (7 pins)
                ------    ------
Total Inst:      1284      1270


       * = Number of objects in layout different from number in source.

licc_34

**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


o Statistics:

   4 isolated layout nets were deleted.

   1 passthrough layout net was deleted.

   16 source instances were filtered and their adjoining nets shorted.

   31 source nets were deep shorted to 15.

   12 source instances were filtered and their pins removed from adjoining nets.

   3618 layout mos transistors were reduced to 397.  650 connecting nets were deleted.
     1921 mos transistors were deleted by parallel reduction.
     1300 mos transistors and 650 connecting nets were deleted by split-gate reduction.
   90 source mos transistors were reduced to 24.  3 connecting nets were deleted.
     60 mos transistors were deleted by parallel reduction.
     6 mos transistors and 3 connecting nets were deleted by split-gate reduction.

   202 parallel layout capacitors were reduced to 25.
   200 parallel source capacitors were reduced to 25.

   994 series/parallel layout resistors were reduced to 87.  822 connecting nets were deleted.
   36 series/parallel source resistors were reduced to 7.  1 connecting net was deleted.

   1 unused layout capacitor was deleted.
   1 unused source capacitor was deleted.


**************************************************************************************************************
                                         SUMMARY
**************************************************************************************************************

Total CPU Time:      2 sec
Total Elapsed Time:  2 sec

cathzhou

485       471    *    MP (4 pins)
0        10    *    INV (2 pins)
0         2    *    NAND2 (3 pins)
13        11    *    SDW2 (3 pins)
0        14    *    SUP2 (3 pins)
78        64    *    SMP2 (4 pins)
这里明显告诉你了，你的版图里面缺少这些。也有可能是选项造成的，你比较hier和flat的command file 选项有什么不同吗？

alice_xyf

你是不是有很多spare cell，我曾经也遇到过此类情况

licc_34

什么是否spare cell？不好意思啊

oycxcom

好东西！

licc_34

回复 4# cathzhou

hier和flat用的是同个command file，选项应该都是一样的，只是它们的验证方式不一样。
SDW2,SUP2,SMP2是如何定义的？

layout123

是不是有black box，如果有的话有可能是black box的pin链接的有问题；看看有没有soft connect；有没有打电源地的pin

开心燕

有一种可能 就是你版图有两个cell是用样的名字，一个是大写的，一个小写的。所以会出错。