在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: licc_34

[求助] 求助LVS验证:版图HIERARCHICAL时能过验证,可FLAT时过不了验证

[复制链接]
 楼主| 发表于 2013-5-17 14:27:52 | 显示全部楼层
谢谢各位,原因我找到了,是电路里有net名为电源的名字,更改一下net名,flat就地验证了。
 楼主| 发表于 2013-5-17 14:30:17 | 显示全部楼层
回复 9# layout123


    请教一下,如何把layout做成black box?
发表于 2013-5-17 14:45:50 | 显示全部楼层
回复 12# licc_34

如果你电路名字叫tx,rx,px,layout对应的名字也是tx,rx,px,只要在lvs command file里面加上一句话:
    LVS BOX tx   rx  px
这样就ok了
 楼主| 发表于 2013-5-17 18:25:29 | 显示全部楼层
在我这里似乎不管用,和calibre版本有关么?
我只在部分版图外包的情况下用过LVS BOX,现在版图和电路都有的情况下也是只写这么一句话就可以用了么?
最近lvs验证点很背!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-20 05:45 , Processed in 0.016240 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表