Post Layout simulation

lotus_meilian · 发表于 2007-1-10 17:36:56

您需要登录才可以下载或查看，没有账号？注册

x

后模拟是在Layout通过了DRC和LVS后才开始做的，通过模拟提取出来的网表可以精确的评估电路的速度，以及寄生参数带来的影响。后模拟的结果如果不能满足要求，那么就要重新调整器件参数甚至电路的形式。当然得到满意的后模拟结果也并不能确保最后芯片的结果。

dongzz201 · 发表于 2007-1-10 20:50:46

内容太少了,太简单

risccpu · 发表于 2007-1-15 14:42:14

楼主能贴点详细的么

chworm · 发表于 2007-1-25 19:44:49

后端一般只用于功能验证吗？

ooo · 发表于 2007-1-26 16:56:11

是什么内容那

hero_word · 发表于 2007-2-10 12:02:54

我看看了．

semico_ljj · 发表于 2007-2-13 11:22:41

要详细的！！！

tedious · 发表于 2007-3-3 11:22:57

back-end verification is very important

日日春 · 发表于 2007-9-9 03:27:19

樓主這是那一種軟體的啊.可以用嗎
感謝!!

luckyant · 发表于 2007-11-29 19:35:36

先顶一下先顶一下

hi