设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog For Design 2nd Edition

1 2 3 4 567 / 7 页下一页

发新帖

楼主: deepcore

[资料] SystemVerilog For Design 2nd Edition

发表于 2016-12-5 13:39:52 | 显示全部楼层

感谢分享。

回复支持反对

发表于 2016-12-13 22:00:02 | 显示全部楼层

Thank you so much

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-12-14 15:52:40 | 显示全部楼层

谢谢分享！！！

回复支持反对

发表于 2017-4-23 12:40:24 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-5-18 21:16:12 | 显示全部楼层

good book. a good way to use system verilog to do design.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-5-19 21:47:18 | 显示全部楼层

thnx!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-5-22 20:38:03 | 显示全部楼层

这个有书签吗？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-5-28 12:02:38 | 显示全部楼层

回复 1# deepcore

非常好的资料，好好学习，天天向上，谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-5-28 19:11:18 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-6-8 15:35:47 | 显示全部楼层

답글 1 # DeepCore

Thanks

回复支持反对

1 2 3 4 567 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-21 03:09 , Processed in 0.023067 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表