设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog For Design 2nd Edition
1234567
返回列表 发新帖
楼主: deepcore

[资料] SystemVerilog For Design 2nd Edition

[复制链接]
ussr88
发表于 2017-6-8 15:35:47 | 显示全部楼层
답글 1 # DeepCore


   Thanks
回复 支持 反对

使用道具 举报

发表于 2017-6-9 21:47:48 | 显示全部楼层
ding ding
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-8-5 16:01:48 | 显示全部楼层
Thank you for sharing.
I am very interested in SystemVerilog
回复 支持 反对

使用道具 举报

发表于 2018-1-24 10:33:34 | 显示全部楼层
好书。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-7-1 15:20:37 | 显示全部楼层
good reference for RTL design
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-7-1 16:34:29 | 显示全部楼层
SystemVerilog for Design(Second Edition).pdf (2.66 MB)
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-7-2 20:31:53 | 显示全部楼层
谢谢分享。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

xxkafu
发表于 2020-6-2 14:52:23 | 显示全部楼层
感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-6-3 03:17:41 | 显示全部楼层
感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 22:44 , Processed in 0.018957 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表