关于折叠式共源共栅的两个问题

jeff_zx

回复 12# jxjxhwx


    厄。。。。。我说过这个例子不严谨，因为没有完全的区分共模和差模信号。公式是这样的，所以你这样算是没有错误的。
但有些脱离实际，在实际中，你op的gain如果只有30dB，整个信号放大精度1%都不到，又怎么会在意共模的增益是多少呢？
但如果你的差模增益很大，信号放大的要求又很高，CM就会成为拖累。

这个有点类似noise floor和SNR的关系，有时候noise floor绝对值是多少更重要。因为noise 代表了op本身的能力，SNR却可以借助
VDD的提高而增大。

总之，在实际的design中，至少一半以上的时间不用太care CMRR，重要的是输入共模范围和input offset。除非你从事的是高精度单片
通用运放的设计。比如IA这样的。

jeff_zx

回复 14# jxjxhwx


    呵呵，严格意义上说不一定，要看这个变化是线性还是非线性的。说到采保电路的时候就复杂很多了，要结合系统和应用分析。

mercybucher

回复 12# jxjxhwx


  严格按你说的，两者CMRR是一样的。
你的分析错在，你的1.1到1.0000001跟你给出的增益根本不一样。其实Avcm到了20dB, 输入从1V变到2V时，输出差不多也11V的样子了吧，你说呢？

jeff_zx

回复 16# jxjxhwx


    你在这个问题上有些钻牛角尖了，move on 吧
脱开实际的design和系统的需求，讨论这些就有点蒋公地图开疆的感觉了。
开个玩笑，很多时候还是要自己动手多做做simulation

zhukh

回复 1# jxjxhwx


难得看到eetop上有讨论帖，先赞一个！

Some comments for your information

1. Sansen的书上在slide 0732中说到：“fig (a)比fig (b)的对称性差一点,因为（a）的输入对管的负载会因为M13和M14的接法不一样而不同，但我再指出一点，从M14的source看上去并不是1/gm14,应该是(Rcasp+ro14)/(1+gm14*ro14) ，通常Rcasp会比ro14大，所以不能简化成1/gm14;从M13的source看上去的电阻可以推推，我也没推出Sansen书上说的那样结论”

2. 我觉得看应用来选用哪种结构，第一种NMOS self bias,M11的gate电压一般低于VDD/2,而（b）中M17的gate voltage一般高于VDD/2，如果应用中输出的DC bias要低于VDD/2,从减小systematic mismatch角度来看就选用(a)了。

3. 主运放的Noise我感觉都一样，贡献noise的管子是Diff-pair,和M17,M18,M11,M12.输入对管的gm做大，电流镜的gm做小可以减小noise.

4.从电路设计来说，overdrive voltage，sizing, threshold voltage会影响offset，减小DC offset就把增益做大咯，从这两个电路结构来说，我看不出offset有什么区别。至于paper上说CMRR=offset的变化/CM电压变化相关，参看Razavi书上13.2.3