关于折叠式共源共栅的两个问题

jxjxhwx · 发表于 2013-11-21 17:24:46

提示: 作者被禁止或删除内容自动屏蔽

semico_ljj · 发表于 2013-11-21 20:05:15

discus

ppppchang · 发表于 2013-11-25 20:44:21

这个电路好常见，我觉得除了psrr都是一样的啊！

jxjxhwx · 发表于 2013-11-25 20:46:59

提示: 作者被禁止或删除内容自动屏蔽

sxzong_hit · 发表于 2014-7-14 08:04:43

我感觉第一个结构和第二个结构在高频的不同可能说的是M13漏端的那个极点，第二种结构由于PMOS的尺寸做得比较大极点会比第一种的更靠近原点。。。小弟新手，请各位大神指教……

万水之源 · 发表于 2014-7-14 10:45:23

标记一下，回头好好看看

lvbenqiang123 · 发表于 2014-7-14 14:58:16

回复 20# zhukh

你说的很好，关于你说的我做一点补充，
1，你说的关于M14 source端往上看的阻抗，在低频时候是你所写的，但是我们考虑这个阻抗应该考虑信号频率过了第一个极点时候的阻抗，这时候也就是1/gm14了。所以说我们只关心1/gm14.高频特性PSRR是不是按照第一楼说的A>B,我想还有镜像极点的频率吧，显然同样电流同样vdsat，N mos mirror有着更小的寄生cap。

2，offset的话，我觉得1楼说的有些问题，A与B offset相当，均是与input pair有更大的关系，至于Nmos mirror 与Pmos mirror的mismatch也是有关系，但是两者相当，不是主要的原因。

3，为了减小的noise，将输入管gm做大，current mirror gm做小，两者相差不大。

4，两者的slew 过程，是不同的。SR分为对电容的充电和放电。这是大信号的情况，但是在设计及仿真验证时候，要主要对于A和B 中 cascode管子的由于大信号使得管子关断而需要一个长时间的恢复时间，恢复到正常工作点后，系统工作状态由大信号的Slew转为小信号的Settling。

tobytian · 发表于 2015-12-30 14:49:00

顶顶顶

jxjxhwx · 发表于 2015-12-30 20:58:12

提示: 作者被禁止或删除内容自动屏蔽

122013137 · 发表于 2016-1-1 15:38:29

两者的slew 过程，是不同的

jxjxhwx jxjxhwx 当前离线积分 21438 头像被屏蔽	楼主\| 发表于 2013-11-21 17:24:46 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
jxjxhwx jxjxhwx 当前离线积分 21438 头像被屏蔽
	回复支持反对举报

jxjxhwx jxjxhwx 当前离线积分 21438 头像被屏蔽	楼主\| 发表于 2013-11-25 20:46:59 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
jxjxhwx jxjxhwx 当前离线积分 21438 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

jxjxhwx jxjxhwx 当前离线积分 21438 头像被屏蔽	楼主\| 发表于 2015-12-30 20:58:12 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
jxjxhwx jxjxhwx 当前离线积分 21438 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

[求助] 关于折叠式共源共栅的两个问题

站长推荐 /2