在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4051|回复: 11

[求助] high input frequency PLL design

[复制链接]
发表于 2013-4-12 12:17:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在做一个输入1200MHz的PLL,本来对于如此高的输入频率,我的办法是前置一个div2 or div4,但是系统有一个硬指标,带宽与输入频率比为1/20,如果div2 or div4以后,就很难在各个corner满足这个指标。1200MHz的 PFD很难做,charge pump就更难了,不知道各位有没有办法,谢谢。
另外如果用DPLL的话,jitter的要求可能是个大问题。

希望大家给些建议。
发表于 2013-4-12 12:34:33 | 显示全部楼层
输入频率这么高,怎么产生?
发表于 2013-4-12 19:55:42 | 显示全部楼层
有一种很不实用的结构,sigma delta phase discriminator. 要求Ref 频率高才行。貌似很适合你的应用
发表于 2015-2-10 11:52:12 | 显示全部楼层
If the same signal were tested with a shorter ruler, say, 0.25 unit intervals long, then the ruler would certainly be crossed less frequently. Perhaps only one waveform out of every 100,000
waveforms, on average, would cross this shorter ruler. One could say that, aside from one waveform in 10 , the eye was 25% open.
5
发表于 2015-2-10 13:34:08 | 显示全部楼层
很好奇这样的SPEC是怎么定出来的。楼主能否稍微提一下,我很感兴趣。
发表于 2015-2-10 13:45:26 | 显示全部楼层
回复 5# zy_gu@163.com


    有没有 paper 说如何做 ,那有些20G 40G   CDR  PLL
要如何设计??
发表于 2015-2-10 15:56:23 | 显示全部楼层
spec????
发表于 2015-2-16 01:02:39 | 显示全部楼层
回答下5楼 高鉴频鉴相频率是想得到好的带内相噪 如雷达方面要求1k频偏-120dbc/hz
建议问下系统设计的人 他们要求的具体指标是多少
发表于 2015-2-16 01:03:49 | 显示全部楼层
再利用模型对具体指标推下
发表于 2018-12-24 17:32:19 | 显示全部楼层
学习中。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 05:56 , Processed in 0.024815 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表