Verilog寫ones counter

b10007133 · 发表于 2013-4-12 00:28:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有個題目我寫不太出來有請神人幫忙

Write and verify a Verilog module that produces 4-bit output code indicating the number of 1s in an 8-bit input word.

testbench 也要謝謝

poiu_elab · 发表于 2013-4-12 09:55:01

简单的查找表不可以么？

b10007133 · 发表于 2013-4-12 21:48:30

什麼意思?

qiudanyi1 · 发表于 2013-4-14 23:07:25

回复 3# b10007133
做一个LUT是4bit输出，8bit输入的就ok了

henghengnana · 发表于 2013-4-15 10:17:39

类似于数字逻辑课程中的真值表的思想。根据你的需求，有两种实现方法：
1.关于楼上提到的LUT方法，采用case语句即可，罗列所有的可能输入。2^8=256，写起来累一点，呵呵。建议采用软件自动生成格式。这样的方法速度很快，资源也不多，纯组合逻辑

2.引入加法器的帮助，定义个4bit宽度的寄存器，引入时钟，每个cycle 加其中的一位数，8个时钟即可输出你要的结果。

其他的方法暂时还没想清楚，呵呵，希望有帮助

[求助] Verilog寫ones counter

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2