Mentor Tessent DFT问题讨论

Syn2012 · 发表于 2013-4-8 16:06:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好！

与大家一起讨论下Mentor Tessent DFT问题，我使用Mentor Tessent DFT问题进行Scan Chain Insertion以及pattern Generation。发现pattern能够正确生成，但是pattern仿真时出现很多Mismatch，这里mismatch很奇怪，它不是simulation value为XXX，而是expected value为XXX（这里采用fastscan和testkompress生成均是expect value为XXX），请问这是怎么回事？

我在insertion scan及pattern Generation过程中的一些log主要为：

（1）使用DFTAdvisor，Scan Chain能够正确产生，且中间没有DRC的Violation。
（2）使用fastscan生成pattern时，产生D5类型warning，如39 Non-scan memory elements are indentified as TLA（D5），这里由于使用Design Compiler工具生成netlist时，工具插入了一些clock gating cell，但是这些cell的Mentor DFT Model中认为这些cell为TLA。
（3）使用Testkompress生成Pattern时，产生D5以及E5类warning，D5类warning还是39 Non-scan memory elements are indentified as TLA（D5）,E5类warning主要为edt_si[1]/[2]/.../[20] may have an observable X-state.这里edt_si[0]/[1]/../[20]为EDT的internal scan channel。

所以上述的流程均能跑通，且也只出现D5和E5的warning，而无其他的warning存在。

结果对生成的pattern进行simulation时发现出现上述的mismatch，从Mismatch结果来看，个人感觉是pattern出现问题，但是又不知道问题出在哪里？

希望与熟悉的其他同仁一起讨论下。

附上生成的pattern的ascii的结果。