在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2088|回复: 0

[求助] 关于SignalTabII时钟信号的问题

[复制链接]
发表于 2013-3-26 22:40:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我将频率源产生的100M时钟连接到FPGA的时钟输入管脚,用这个时钟作为signaltab的采样始终。
然而signaltab的状态一直是waitting for clock。
已经进行的调试:1,用示波器测试FPGA相应管脚,确实有100M时钟。
                      2,不使用外部时钟,使用FPGA晶振产生的时钟(50M),正常采样。
不知道有没有人遇到这种情况。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 00:52 , Processed in 0.015022 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表