請問，在verilog中，不常見的冒號(已解決)

jack6769 · 发表于 2013-3-26 16:36:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 jack6769 于 2013-3-30 16:47 编辑

以下是我有疑問的code片段(標上藍色)
always @(sort_loSort_merge_loMerge_comp_0_a1, sort_loSort_merge_loMerge_comp_0_a2) begin: ARRAY8SORTER_SORT_LOSORT_MERGE_LOMERGE_COMP_0_LOGIC
sort_loSort_merge_loMerge_loMerge_feed_a <= sort_loSort_merge_loMerge_comp_0_a1;
sort_loSort_merge_loMerge_hiMerge_feed_a <= sort_loSort_merge_loMerge_comp_0_a2;
if ((1 == (sort_loSort_merge_loMerge_comp_0_a1 > sort_loSort_merge_loMerge_comp_0_a2))) begin
      sort_loSort_merge_loMerge_loMerge_feed_a <= sort_loSort_merge_loMerge_comp_0_a2;
      sort_loSort_merge_loMerge_hiMerge_feed_a <= sort_loSort_merge_loMerge_comp_0_a1;
end
end

這段code在編譯的過程是沒有錯誤的，只是好奇為什麼這裡的begin後面可以加一個冒號，這個冒號又代表什麼意思？
是把後面這一整段命名成ARRAY8SORTER_SORT_LOSORT_MERGE_LOMERGE_COMP_0_LOGIC  ?

zongkai2003 · 发表于 2013-3-26 17:26:20

那个是块名

mazifa · 发表于 2013-3-26 22:12:45

卷标方便debug和DC

jack888518 · 发表于 2013-3-27 23:48:50

楼主你答对了....
begin end块是可以加块命的

iidestiny · 发表于 2013-3-28 15:52:34

Both sequential and parallel blocks can be named by adding a name after the keywords begin or fork.

McuPlayer2013 · 发表于 2013-3-28 16:55:59

begin/end 块是可以命名的

jack6769 · 发表于 2013-3-30 16:47:51

謝謝各位

[求助] 請問，在verilog中，不常見的冒號(已解決)

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1