DC综合网表 quartus输入

supercainiao · 发表于 2013-2-28 23:18:07

用DC综合，综合的库是读入的altera cycloneII的db文件现在得到综合后的网表，直接输入quartus，不能compilation，有些底层模块单元不能解析

请问应该加载哪些库文件和环境设置，以便quartus能正确读入网表？
谢谢

Timme · 发表于 2013-2-28 23:43:08

没有必要这样做，如果你非要这样做，请去找10年前就停止更新了的DC FPGA版本。

supercainiao · 发表于 2013-3-1 13:21:03

回复 2# Timme

DC只是第三方EDA工具而已，altera是支持第三方EDA输入流程的。我只是想知道，第三方综合工具用altera FPGA的库文件综合出的网表，quartus读入时应该怎样加入解析的lib，及相关的环境设置。

supercainiao · 发表于 2013-3-2 23:20:33

有没有用第三方综合工具综合FPGA网表的，求教

504472832 · 发表于 2013-3-3 12:54:03

本帖最后由 504472832 于 2013-3-3 12:56 编辑

回复 4# supercainiao

dc没综合过FPGA。。。

504472832 · 发表于 2013-3-3 12:54:57

本帖最后由 504472832 于 2013-3-3 12:56 编辑

回复 4# supercainiao

还是试试 synplify or precision

supercainiao · 发表于 2013-3-3 21:55:57

回复 6# 504472832

synplify出来的是vqm，可以直接读入不用添加lib的，不过因为是ASIC转FPGA，只有DC的环境

Timme · 发表于 2013-3-3 23:45:18

回复 504472832

synplify出来的是vqm，可以直接读入不用添加lib的，不过因为是ASIC转FPGA，只有D ...
supercainiao 发表于 2013-3-3 21:55

登录/注册后可看大图

DC的SDC约束小改一下就可以在Quartus上带时序综合了。Quartus对SDC的支持比其他任何FPGA软件都要好很多。

jeffyking · 发表于 2013-3-8 21:25:05

DC是不能综合到FPGA器件上的，因为他的mapper不能将逻辑映射到FPGA的LUT上，而只能映射到标准单元库上。 So。。。。。。

[求助] DC综合网表 quartus输入