在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1540|回复: 1

[讨论] 當T check timing ,如何下constraints ?

[复制链接]
发表于 2013-1-18 19:14:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
請問大家 有個reg2reg的電路想要在當T check timing
也就是data path 要在二個reg 的skew 內到達
setup and hold constraints 要怎麼下比較好?
用了multi cycle -setup 0 可以辦到
但hold 部份設 multi cycle -hold -1 , encounter 好像無法接受
最後只好一條一條設false path 了
對於這種電路,有沒有比較建議的設法 ?
謝謝大家
发表于 2013-1-19 00:42:13 | 显示全部楼层
那么做就可以了
可以试试max_delay,但是不会比现在的方法简单
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:26 , Processed in 0.029325 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表