在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2173|回复: 2

[求助] clock gating的sta约束!!!!

[复制链接]
发表于 2013-1-15 17:12:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在我的工程里面对clk做了很多的clock gating cell,我希望门控之后的时钟和clk都是同步的,应该怎么约束?

不然会有很多跨时钟域的东西存在!!比较麻烦!!

谢谢!!!!
 楼主| 发表于 2013-1-15 17:57:42 | 显示全部楼层
直接create_generated_clock -divide_by 1 能否保证前后时钟沿对齐?
发表于 2013-1-15 22:49:13 | 显示全部楼层
set_clock_gating_check -setup 0 -hold 0  [get_cells -all -filer "is_integrated_clock_gating_cell==true" ]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 17:57 , Processed in 0.021796 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表