在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jackzhang

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码(只有注册用户可下载)

[复制链接]
发表于 2007-5-12 09:17:27 | 显示全部楼层
非常感谢坛主的热心奉献。
发表于 2007-5-27 00:31:32 | 显示全部楼层
非常谢谢!!!!
发表于 2008-1-17 08:30:30 | 显示全部楼层
好东西
谢谢搂住
发表于 2008-7-28 20:31:12 | 显示全部楼层
谢谢提供
发表于 2008-8-5 08:55:10 | 显示全部楼层
请问,用这个替代Platform flash吗? 是不是Xilinx的配置Flash rom比较难买?
发表于 2008-8-5 09:46:34 | 显示全部楼层
3q
发表于 2008-8-5 09:54:03 | 显示全部楼层
qqqqqqqqqqqqqqqqqqqq
发表于 2008-8-8 15:09:56 | 显示全部楼层
学习一下
发表于 2009-4-6 16:56:02 | 显示全部楼层
顶了1 !!!!!!!!!!!!!
发表于 2010-4-29 20:30:34 | 显示全部楼层
dingdingding
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 18:37 , Processed in 0.021668 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表