版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

bravelu · 发表于 2003-8-21 23:32:56

谢谢！

jackzhang · 发表于 2003-8-21 23:35:56

没有，小弟你不要局限在maxplus里好不好，你应该学会直接用modelsim来方真，当然你对xilinx不熟悉，那你就修改一下io pad为RTL语言描述，就可以直接用MODELSIM仿真了

greycat · 发表于 2003-8-22 08:24:02

谢谢老大指教

gwj221 · 发表于 2003-8-29 18:28:17

xie xie

voidman · 发表于 2003-8-29 22:42:53

it's not bad!

chinazj · 发表于 2003-8-30 00:04:58

实用的东西多
垃圾少
才是论坛发展的根源
我目前很喜欢这个论坛

jackzhang · 发表于 2003-8-30 00:30:10

希望大家多多发一些实用的东西，只有大家一起用力才能使本坛发展壮大

z1222499 · 发表于 2003-9-1 10:42:50

谢了斑竹

lizhen7799 · 发表于 2003-9-13 15:46:31

不错！！但是想有一个问题，请问烧到FLAS ROM是什么类型的数据啊！！

woai100 · 发表于 2003-9-16 09:55:32

为什么都是verilog ,而不用vhdl
woai100@263.net

站长推荐 /1