在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jackzhang

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码(只有注册用户可下载)

[复制链接]
发表于 2010-10-13 12:33:04 | 显示全部楼层
想一下。下载的数据时用什么方式生成的啊?
发表于 2011-5-4 11:38:48 | 显示全部楼层
学习一下
发表于 2011-5-4 22:11:20 | 显示全部楼层
我没有钱了
发表于 2011-5-7 17:07:26 | 显示全部楼层
thanks!!!!!
发表于 2011-5-17 16:17:45 | 显示全部楼层
thanks a lot.
发表于 2011-5-18 08:44:31 | 显示全部楼层
谢谢版主的分先 学习学习了
发表于 2011-5-19 00:49:06 | 显示全部楼层
HEN HAO HEN HAO A
发表于 2011-5-19 11:28:15 | 显示全部楼层
thanks a lot............
发表于 2011-8-3 10:01:11 | 显示全部楼层
支持版主
发表于 2012-3-19 12:01:29 | 显示全部楼层
很好的资料,谢谢了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 18:27 , Processed in 0.035584 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表